verilog2vhdl on apuohjelma, joka on kehitetty niille, jotka haluavat muuttaa voimassa verilog muotoilun VHDL. & Nbsp; syntyvän VHDL ei ehkä toimi niin on, ja se voi vaatia joitakin korjauksia käsin varmistaa VHDL tietotyyppi matching. Tämä on kehitetty Java (1.6.x), jotta se alustariippumaton ja yhdistettyjä suoritettavana JAR tiedosto. Klikkaa tästä ladataksesi tämän ilmaisen kääntäjänä Linux ja klikkaa tästä ladataksesi se Windows.
Käyttö:
verilog2vhdl -in simple_and.v -toppi simple_and_top uloskirjautuminen simple_and.vhd
TAI
java-jar $ EDAUTILS_ROOT / lib / verilog2vhdl.jar -in simple_and.v -toppi simple_and uloskirjautuminen output.vhd
On muitakin kytkimiä kuten -only_entity luoda vain kokonaisuus correspomding määritettyyn alkuun. Samoin on -only_component luoda komponentti ilmoitus vastaa määritetyn moduulin.
Vaatimukset :
- Java 2 Standard Edition Runtime Environment
Kommentteja ei löytynyt