systemverilog 1.3

SystemVerilog on Vim plugin, joka tarjoaa syntaksin korostus SystemVerilog.IEEE 1800 SystemVerilog on alan ensimmäinen yhtenäinen laitteiston kuvaus ja todentaminen kieli (HDVL) standardia. SystemVerilog on merkittävä laajennus perustetun IEEE 1364...